(1) Japanese Patent Application Laid-Open No. 62-069678 (1987)

"INPUT PROTECTION CIRCUIT"

5

10

The following is an English translation of an extract of the above application.

The invention disclosed here relates to an input protection circuit for protecting a gate of an MIS type semiconductor device from the excessive voltage. This input protection circuit is used especially for MOS IC.

In place of an MOS transistor 14 and a diode shown in Figs. 7 and 8, a bipolar transistor is provided here. The protection is provided by the operation of the bipolar transistor. As a result, a substantial breakdown voltage and resistivity during breakdown are reduced using snap-back characteristics of the bipolar transistor.

(19日本国特許庁(JP)

⑩特許出願公開

⑩ 公 開 特 許 公 報 (A) 昭62-69678

| <pre>⑤Int.Cl.</pre> | L | 識別記号 | 广内整理番号 | @公開 | 昭和62年(1987) 3月30日 |
|----------------------------|--------------------------------|------|--|------------|-------------------|
| H 01 L H 02 H H 03 F | 29/78 27/06 7/20 1/00 | 102 | 8422-5F 6655-5F 7103-5G 6932-5J | 審査請求 有 | 発明の数 1 (全8頁) |

砂発明の名称 入力保護回路

②特 願 昭60-210430

②出 頤 昭60(1985)9月24日

川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 林 個発 明 志 宵 小 川崎市幸区小向東芝町1番地 株式会社東芝多摩川工場内 夫 近 胨 明 7 健 者 川崎市幸区堀川町72番地 株式会社東芝 创出 顋

②代理人 弁理士 鈴江 武彦 外2名

明 和 曹

1. 発明の名称

入力保護回路

2. 特許請求の範囲

(1) MIS 形半導体装置を外部から印加された 過大電圧から保護する入力保護回路において、 入力保護用のペイポーラトランジスタを設け、 とのペイポーラトランジスタによって保護を行 なりととを特徴とする入力保護回路。

② 前記ペイポーラトランジスタは、案子分離によりセルファライン形成されたラテラル構造のペイポーラトランジスタであることを特徴とする特許前水の範囲第1項記収の入力保護回路。

- (8) 前記入力保護回路は、抵抗値が11500 以下の入力保設抵抗をさらに具備して成ること を特徴とする特許請求の範囲第1項記載の入力 保護回路。
- (4) 前記パイポーラトランジスタのコレクタ。 ペース間のプレークダウン耐圧が10 V以上で

あるととを特徴とする特許請求の範囲第1項あるいは第2項いずれか一方に記載の入力保護回路。

3. 発明の詳細な説明

[発明の技智分野]

との発明は、MIS 形半導体装置のゲートを過 大電圧から保護するための入力保護回路に関す るもので、特に MOS I C に使用されるものであ る。

(発明の技術的背景とその問題点)

使来、この種の入力保護回路は、例えば第7 図あるいは第8図に示すように構成されており、 サージ電圧等の過大電圧から内部回路を保護するようになっている。第7回において、端子に 相当する入力ペッド11には、入力保護紙式12 の一類が接続され、この入力保護紙式12の 増には内部回路10の入力段 MOS トランジスタ 18のケートが接続される。上記入力保護紙式 12の内部回路10個ノードNと接地点間には、 保護 MOS トランジスタ 1 4 が接続され、このト ランジスタ1 4のゲートは接地点に接続される。 そして、上記パッド1 1 にサージ電圧等の過大 電圧が印加されると上記保護 MOS トランジスタ 1 4のドレインブレークダウンにより、過大電 圧の印加により発生した電荷を入力保護 抵抗12 および保護 MOS トランジスタ1 4 を介して接地 点に導き、内部回路 1 0 の入力段 MOS トランジスタ1 3 のゲート保護を行たり。

また、第8図の回路では、保護 MOS トランジスタ14 に代えて、ダイオード 9 を使用しているが、保護動作は上記第7図の場合と同様である。

第9回は、上記第7回に示した入力保護回路 にサージ電圧を印加して静電破壊試験を行なり 際の等価回路を示している。電圧 Vent に充電された容量 Cent のキャペシタ 1 5 から外部抵抗 1 6 およびスイッテ 1 7 をそれぞれ介してサージとしての電荷が I Cの入力ペッド 1 1 に注ぎ込まれた電荷は、入力保護抵力 2 によって吸収されるとともに、

– 3 –

り発熱してポリシリコン抵抗(入力保護抵抗 1-2)が溶断する。

一般に、特徴破壊試験では、上記キャパシタ 15の容量 Cout が200 pF、外部抵抗 16の抵 抗値 Rout が0 Qの時、±250 V以上の耐圧、 また、 Cout = 100 pF、Rout = 1.5 kQの時 ±1000 V以上の耐圧であれば問題は無いと 目われているので、この2つのケースをシェミ レーションしてみる。なお、ことでは説明を簡 単にするために、内部容量 Cout に比べて充分に小さく、入力保護 路の各部に加えられる電圧は抵抗分割で決まる 電圧まで上昇するものとする。また、入力保護 抵抗はポリシリコンで構成されているものとし、 プラス側のサージについてのみ考える。

まず、Cout = 200pF、Rout = 0Q の時 (ケース1)、入力保護抵抗(抵抗値をRIN と する) 1 8 の一端(入力ペッド 1 1) 側の電圧 Vin は Vout まで上昇する。また、入力保護抵抗 1 2 の他端側の電圧 Vot 保護 MOS トランジスタ 1 4 (等価回路上では抵抗 R_p)を介して接地点に導びかれる。今、入力保護抵抗 1 2 における保護 MOS トランジスタ 14 倒の電位を V_a、保護 MOS トランジスタ 1 4 のプレーク プウン電圧を V_a とすると、上配保護 MOS トランジスタ 1 4 は、「 V_a > V_a 」の時

「 $\frac{1}{R_p}$ ($V_a - V_s$)」、「 $V_a \le V_s$ 」 の時抵抗値が か ∞ となる電影特性を示す。

ととろで、静電破骸のモードは、大きくわけ 次の3つのグループに分けられる。

- (1) 入力保護抵抗12の入力パッド11個が破験する(破験耐圧 V_{BA})。入力保護抵抗12がポリシリコン抵抗の場合は、ポリシリコン抵抗の場合は、ポリシリコン抵抗の協合は、水りの必要を表した。入力保護抵抗12が拡散層の場合は、拡散層の破壊。
- ② 入力段 MOS トランツスタ13のゲート破機をよび保護 MOS トランツスタ14のゲート破機、あるいはこの保護 MOS トランツスタ14の拡散器の破棄(破験 耐圧 Van)。
 - 臼 入力保護回路を大電視が流れることによ

「
$$\frac{R_p}{R_{IN}+R_p}$$
($V_{out}-V_{I}$)+ V_{I} 」まで上昇する。

一方、 $C_{out} = 100 pF$ 、 $R_{out} = 1.5 k\Omega の時 (ケース2) は、$

$$V_{IH} = \frac{R_{IH} + R_{P}}{1.5 k + R_{IH} + R_{P}} (V_{out} - V_{B}) + V_{B} J$$

$$\Gamma V_a = \frac{R_p}{1.5 k + R_{IN} + R_p} (V_{out} - V_B) + V_B J,$$

まで上昇する。

以上の仮定に基づき、前記第7図あるいは第8図に示す構成における静電破壊耐圧条件について考察する。各アペイススケーリングに合わせたパラメータを下表 - 1 に示す。

赛 - 1

| | アペイスA | ナペイスB | テベイスC |
|-----------------------------|-----------------|------------------|-----------------|
| tox . (V ₃₃) | 450 Å (45 V) | , 300 % (80V) | · 250% (25V) |
| 拡散層 (V _B) | (15V) | (15V) | (15V) |

ととで、プレークダウン電圧Vaは内部米子の拡散層を使用するが、デバイスの敬細化に伴なりホットキャリア効果対策のため、との電圧Vaはスケーリンダされにくいので一定としている(Graided Drain構造やLDD 構造の導入)。また、各デバイスA、B。Cにおいて、VaA=450Vで一定(入力抵抗ポリシリコン)、Ba=50Qで一定としている。とのメイプでは入力段 MOSトランジスタのゲート耐圧がプレークダウン電圧Vaより小さい際には解が得られない。

デバイスムでは、ケース1の時、

$$v_0 = \frac{50\Omega}{R_{ex} + 50\Omega} (250 - 15) + 15 < 45$$

$$R_{IN} > 342 \Omega$$

ケース2の時、

$$V_{IN} = \frac{R_{IN} + 50}{1500 + R_{IN} + 50} (1000 - 15) + 15 < 450$$

r b R_{IN} < 11360.

$$V_q = \frac{50}{1500 + R_{1N} + 50} (1000 - 15) + 15 < 45$$

-7-

$$V_q = \frac{50}{1500 + R_{rw} + 50} (1000 - 15) + 15 < 25$$

より R_{1 M} > 3 3 7 5 Q となり、阿方の条件を消 足 する解が得られない。

上述したように、デパイスが縮小されるに従って(デペイスB,C)両方の条件を确足する解が得られなくなる。また、たとえ何らかの方法で入力保護抵抗の破職所圧を上げることができたとしても、上記ケース」、およびケース2における Vaによる制約があるため、デペイスBの場合は Bim > 1733 a、デペイスCの場合は Rim > 3375 aという大きな抵抗が必要となり、この入力保護抵抗による信号の伝播遅延時間の増大が問題となる。

とのように、数細化が進みゲート酸化膜の破 装計圧の低下が避けられない現在、入力保護回 路の改良が望まれている。

(発明の目的)

この発明は上記のような事情に無みでなされ たもので、その目的とすると、ころは、微細化さ よりR_{IM} > 92となる。従って、 342Ω<R_{IM} <1136 Ωという解が得られる。

$$v_c = \frac{50}{R_{1H} + 50} (250 - 15) + 15 < 30$$

デベイスB では、ケース1の時、

 $tbR_{DM} > 783\Omega$

ケース2の時、

$$V_{IN} = \frac{R_{IN} + 50}{1500 + R_{IN} + 50} (1000 - 15) + 15 < 450$$

 $L \ b \ B_{IM} < 1136 \ \Omega$

$$V_0 = \frac{50}{1500 + R_{IN} + 50}$$
 (1000-15)+15<30

より B.x > 1733 Q となり、両方の条件を満足 する解が得られない。

デ 付イスCでは、ケース10時、

$$v_0 = \frac{50}{R_{yy} + 50} (250 - 15) + 15 < 25$$

であるので、 R_{IN} > 1 1 2 5 Q と なる。

また、ケース2の時は、アパイスA,Bのケース2と同じて $B_{EM} < 1136 \Omega$ となり、

-8-

れた半導体集 教回路 で あって も 充分 な 保 膜 が 行 な え る 入 力 保 関 回 路 を 提 供 す る こ と で あ る。

すなわち、との発明においては、上記の目的を選成するために、前記館「図および第8図におけるMOSトランジスタ1イヤダイオード9に代えてペイポーラトランジスタを設け、このでイポーラトランの動作によって保険ジスタのメナップペック特性を利用して実質的なメレータダウン電圧およびアレータダウン時の抵抗値を下げるようにしている。

(発明の実施例)

[発明の観要]

以下、この発明の一実施例について図面を参照して説明する。第1図において、前配第7図あるいは第8図と同一構成部には同じ符号を付してその詳細な説明は省略する。入力保護抵抗12の内部回路10側には、NPN形パイポーラトランジスタ18のコレクをが提択され、このトランジスタ18のコレクをが提択され、このトランジスタ18のコンクをが提択され、このトランジスタ18のコンクをが提択され、このトランジスタ18のコンクをが提択され、この

袋地点が袋貌されて成る。

上記ペイポーラトランシスタ』』は、例えば、第2回にかけるり形の半導体基板』9上には、 MIS 形架子との案子分離のためのフィールと絶 級度201、202、20』が形成され、MIB 形案子との案子分離のためのフィールと絶 級度201、202、20』をマスクとして 絶数と01、202、20』をマスクとして エミッタおよびコンクタとしてのn[†]形成されたの は211、212がセルファラクル形パイポー は211、212がセルファラル形パイポー カンシスタ」8のコレクタ(n[†]形不納物質 は212)には入力保護抵引20内部の10 例えばペース(半導体基板19)が接地点 Van に接続される。

第3図は、CMOSICにバイボーラトランシスタを形成する際の断面構成を示している。p形あるいはn形の半導体基板22にはp形のウェル傾域23が形成される。このウェル傾域23

- 11 -

印加されると、コレクタ,ペース間がプレーク **メゥンを生じ、との時のプレークメゥン電流が** トリガとなってペイポーラトランジスタ18が オンする。これは、ペイポーラトランジスタ 18 のペースに寄生する抵抗36にプレークダウン 電流が供給されるととにより、ペース電位が上 昇するためである。上記パイポーラトランジス メ 1 8 の 配圧 - 電流特性は、餌 4 図に示すよう にスナップペック特性を示す。とれによって、 実質的なプレークダウン電圧 Va を Vc まで下げ るととができ、抵抗 Rp を Bc に下げるととがで きる。上記プレークダウン電圧 Va から Vc への 低下量は、 ペイポーラトランジスタ180ペー ス長によって決定され、抵抗 Rcはコレクタ 而 釈 **カよびペース長のパラメータによって決定され** る。上配抵抗 Rc は、 ゲイオードや MOS トランジ スタに比べてパターン面積の増大なしに小さく **することができる。**

従って、プレークダウン電圧 Va および抵抗 Ba を実質的に低下できるので、入力保護回路の静 および半導体基板23上には、フィールド絶録 腹211・212・343・344が形成され、 Pチャネル形あるいはロチャネル形MOSトラン ジスタのソース・ドレイン領域の形成時に、と のウェル領域23の表面領域にコレクタとして のロ⁺形不純物領域261、エミッタとしての ロ⁺形不純物領域261、エミッタとしての P⁺形不純物領域261がそれぞれセルファライン形成される。そして、上配 ロ⁺形不純物領域 261には入力保護抵抗22の内部回路10何が接続されるとともに、上記 ロ⁺形不純物領域 261には入力保護抵抗22の内部回路10何が接続されるとともに、上記 ロ⁺形不純物領域 261が接続される。

たか、上記部2図かよび第3図にかいて、26 は半導体基板19あるいはウェル領域23の寄 生抵抗である。

上記のようを構成において、パイポーラトランジスタ18のコレクタ、ペース間にサージ電圧等の過大電圧(コレクタ、ペース間のプレークタン電圧Va、例えば15 V以上)の電圧が

- 12 -

電破機耐量を向上できる。なお、ペイポーラト ランジスタIBをオンさせるためのトリガ電流 仕非常に小さいので、スナップペック現象が起 とる前のダイオード特性は無視できる。

上述したような構成の入力保護回路を設けた MOSICを試作し、その特性を測定した。ととて、入力保護抵抗12の抵抗値R_{IM}を7500、保護ペイポーラトランジスタ18のアイソレーション幅を3 Am、ペース長を26 Am、プレークダウン電圧V。を16 V、第4 図にかける電圧V。を7 V、ゲート酸化膜厚を330 %としている。

前述したシュミレーションと同一の手法で試験を行なりものとし、デバイスA、B、C にかいて Vc が 1/2 V。あるいは 1/3 V。にできたものとして、各デバイスにおける静電破壊を生じないための入力保険抵抗!2 の抵抗値 Rin について考察する。この時、抵抗 Rc は Ry と同じ 5 0 ロと仮定する。この結果下表 - 2 に示すような解が得られた。

| | テペイスA | チルイスB | チペイスの |
|---------------|--|--|-------------------------------|
| Vc=1/2V | 237 <b<sub>13<1157 656<r<sub>13<1157</r<sub></b<sub> | 656 <r1x<1157< th=""><th></th></r1x<1157<> | |
| -7.5 V | を作業 | 解布り | 解集プ |
| Vc=1/3V | 222 <b<sub>JF <1164</b<sub> | 222 <b<sub>18 <1164 440<r<sub>18 <1164 938<r<sub>18 <1164</r<sub></r<sub></b<sub> | 938 <r<sub>1H<1164</r<sub> |
| A \$ 0 | 発布力 | 解布り | 発生り |

2

- 15 -

・作を利用して保護を行なりにともできる。但し との場合には、入力保護用の MO8 トランジスタ のゲート破綻が問題となる。すなわち、前配集 1図の構成ではペイポーラトランジスタ18の コレクタ機能位を Vai 、入力段 MOB トランジス **タ13のケート電位を Va2 とした時、Va1 > Va2** 中配線に付随する容量や抵抗等による)のに対 し、MOSトランシスタに寄生するパイポーラト ランジスタを利用する場合には、MOS トラング スタのケート破骸耐圧 Vox を考慮し、Vox > Vai > Vaz とする必要がある。今、寄生パイル ーラトランシスタの特性が前配飾1図の構成の 特性と同じであったとすれば、両者の Vot , Vo2 はそれぞれ等しい。従って、寄生パイポーラト ランジスタの場合には V_{ox} > V₀₁ > V₀₂ としな ければならないのに対し、前配第1図の構成で は Vox > Voz で充分であり、ゲート破集耐圧 ·Voxを低くでき、微細化に好適である。換質す れば、保護 MOS トランジスタに 生するパイポ とのように、デパイスのスケーリングに合わせて何も図における世EVeを小さくすることにより、入力保護抵抗!2の抵抗値RINの解を容易にみつけることができる。

上述したように、前記第1図のような構成によれば、静電破骸耐圧を大幅に向上でき、微細化された半導体集積回路であっても充分な保護が行なえる。

なお、上記実施例では保護用のパイポーラトランジスタを設けたが、MOS トランジスタに寄生的に形成されるパイポーラトランジスタの動

- 16 -

ータトタンジスタを用いる場合には、保護 MOSトランジスタが破壊しないことを前提に入力保護抵抗の抵抗値、ジャンクションプレークダウン電圧およびペイポーラ動作を決定しなければならないのに対し、保護用のペイポーラトランジスタを別に形成すれば保護回路の破壊(ゲート破壊)は起こらないので有利である。

従って、R,*>B,となり、前配第2回に示した ような構造が有利である。

さらに、保護 MOS トランジスタを LDD 構造にした場合、パイポーラ動作時に使れる気症はったが形ではなる。との温度であるため、ジェール熱による温度上昇が起こる。との温度上昇が起こる。との界によりコンとがリコン酸化膜が外のでは、リコンとがある。しかし、カテラルパイポーラトランジスタを用いた場合には、内部回路 10 の MOS トランジスタに LDD 構造を導入してもこのような熱的破壊は生じない。

〔発明の効果〕

以上説明したようにとの発明によれば、微創化された半導体集積回路であっても充分な保護が行たえる入力保護回路が得られる。

4.図面の簡単な説明


第1回はとの発明の一実施例に保わる入力保 酸回路を示す四、第2回かよび第3回はそれぞ


- 19-


10…内部国際、11…入力ペッド、12… 入力保護抵抗、13…入力段 MOS トランジスタ、 18…パイポーラトランジスタ。


出颠人代理人 弁理士 蛤 红 武 贲

- 20 -










第 7 図



第 8 図

